Altium Designer FPGA设计指导 Instruction to Altium Designer FPGA Design [Altium 官方教程

游客，本帖隐藏的内容需要积分高于 1 才可浏览，您当前积分为 0

资源信息： 中文名: Altium Designer FPGA设计指导 英文名: Instruction to Altium Designer FPGA Design 资源格式: RMVB 主讲人: 马特.哈弗 Marty Hauff 版本: [Altium 官方教程] 发行日期: 2008年 地区: 大陆 对白语言: 英语 文字语言: 简体中文 概述:

资源简介： Windows电子设计软件开发商Altium公司宣布其最新一体化电子产品开发系统Altium Designer 极大地增强了FPGA-PCB协同设计的能力，工程师可以充分利用FPGA作为系统平台，而且简化大型FPGA与物理PCB平台的集成。 　 　 虽然人们早就认识到了FPGA给逻辑开发带来的好处，但把这些器件集成到PCB设计流程所带来的挑战，会使得PCB线路板设计变得十分复杂并导致整体设计时间超长。通常无需考虑PCB版图即进行FPGA管脚分配，而在大规模可编程器件中使用的密集封装技术将使得PCB板布线成为极大的挑战。 　　 Altium Designer打破了FPGA的使用障碍，把硬连接的PCB平台和软件及软连接的逻辑开发集成在一起，后者构成的嵌入式智能通过在PCB线路板上编程以创建完整的应用。Altium Designer 6.0改进了FPGA级设计和PCB级设计间的集成，开发了很多新功能，与现在的大型可编程器件相结合，它们精简了产品开发。 　 　 FPGA器件的可用性正改变着工程师的系统设计方法――产品中可以添加更更多智能并同时缩短设计时间，减少制造成本。”Altium的创始人和CEO Nick Martin说，“Altium Designer 可帮助工程师在嵌入式智能级和物理设计级充分利用FPGA提供的好处，系统的统一特性打破了在主流设计中广泛采用可编程器件的障碍，这样可以充分利用这些器件的扩展资源，简化逻辑和物理设计。” 　　 Altium Designer 引入了动态网络重分配概念，PCB布线期间可在线交换FPGA管脚。这包括重新分配预先布线的子网和交换链接的差分信号对，差分信号对可利用FPGA器件上充分的LVDS资源。动态网络重分配在板级具有增强了的FPGA管脚优化引擎，允许工程师充分利用FPGA器件管脚的可重新编程特性，在PCB板极获得最优的布线方案。Altium Designer系统的统一特性允许在板级完成的管脚交换和FPGA项目的自动同步，减少手动调整处理I/O的耗时。 　 　 通常带有大量管脚的FPGA器件是密集BGA型封装。这给原型阶段的调试带来很大困难，因为这些器件上的管脚不能直接探测。Altium Designer的LiveDesign开发方法允许工程师在开发中可与基于FPGA的设计直接交互。 Altium Designer 具有改进的JTAG器件浏览器，可提供系统中所有JTAG器件的管脚状态显示，在调试期间工程师可以实时检测管脚信号状态。管脚状态也可以在源原理图和PCB版图动态显示，‘定位’查看设计文档内的信号状态。另外还有Altium Designer的FPGA虚拟仪器，可用来设定并监控FPGA内的信号，给设计师提供电路运行完整的状态图，以进行系统的逻辑和物理调试。 　　 FPGA系统的在线测试在Altium Designer 9.1中得到改进，提供增强的逻辑分析仪(LAX)虚拟仪器。可配置的LAX可监控FPGA内从8位到64位带宽的总线，支持多重信号集的连接。任意信号都可用来触发输入或选定为数据源。当可配置的LAX连接到处理器指令总线时，总线数据可显示为反汇编的代码指令，代码相关的问题可方便地在虚拟仪器输出中进行跟踪。 Altium Designer 9.1中32位的基于FPGA的处理器系统也有更多通用性，支持大量第三方的软核和分立处理器，包括Xilinx MicroBlaze软处理器、Sharp BlueStreak LH79520(基于ARM720T)和AMCC PowerPC 405CR分立处理器。这些新器件的支持，对于已经有了8位和32位目标独立软处理器支持的Altium Designer设计系统来说，使设计者在使用FPGA进行嵌入式系统开发时更加灵活。Altium Designer 9.1提供的包裹连接器内核可帮助设计者定位支持的第三方处理器，同时保留Altium Designer环境的所有设计功能，包括使用Altium Designer虚拟仪器方便地连接基于FPGA外设和用LiveDesign进行调试。Altium基于Viper的编译器工具链保证所有处理器间的软件兼容性，包裹连接器内核提供硬件兼容性。这意味着嵌入式设计师无需花费高昂的重新设计工程的代价即可在处理器间进行设计移植。 资源截图：

安全检测： 查杀程序：金山毒霸2011sp4 主程序版本：2010.12.14.19 病毒库版本：2010.12.15.12 目录: 一、Altium Designer FPGA设计指导： (1)如何创建和共享一个FPGA核心？.rmvb (2)如何创建一个FPGA设计？.rmvb (3)如何导航我的源代码？.rmvb (4)如何定位和约束FPGA设计 ？ .rmvb (5)如何将Altera MegaWizard插件管理器IP传输到Altium Designer？.rmvb (6)如何将Altium Designer与第三方FPGA开发PCB结合使用？.rmvb (7)如何将Xilinx Coregen IP传输到Altium Designer？.rmvb (8)如何将外围设备和IO端口添加到我的微处理器中？.rmvb (9)如何将我的FPGA和 PCB项目链接和同步？.rmvb (10)如何确定要使用哪个处理器？.rmvb (11)如何设置FPGA IO端口？.rmvb (12)如何设置和使用 LAX虚拟逻辑分析仪 ？.rmvb (13)如何设置默认打印行为？.rmvb (14)如何实现一个FPGA设计？.rmvb (15)如何使用FPGA器件内部特定的资源？.rmvb (16)如何使用TSK51微处理器？.rmvb (17)如何使用TSK80微处理器？.rmvb (18)如何使用TSK165微处理器？.rmvb (19)如何使用TSK3000微处理器？.rmvb (20)如何使用多个监视器？.rmvb (21)如何使用虚拟的频率计数器？.rmvb (22)如何使用虚拟的数字IO端口？.rmvb (23)如何使用虚拟的信号生成器？.rmvb (24)如何选择FPGA器件？.rmvb (25)如何在FPGA设计中使用VHDL或Verilog？.rmvb (26)如何在软件中访问Wishbone外围设备？.rmvb (27)如何在我的FPGA设计中包含预生成的EDIF？.rmvb (28)如何在我的FPGA设计中使用差分对信号？.rmvb (29)如何在我的FPGA设计中使用虚拟仪器？.rmvb (30)如何在我的目标系统中挂接JTAG链 ？.rmvb (31)如何在我的设计中包含非英语字符？.rmvb (32)如何重新设置我的源代码的格式？.rmvb (33)需要了解有关WishBone的哪些信息？.rmvb 二、另附PPT： (1)Altium Designer基于FPGA嵌入式系统设计.ppt (2)Altium Designer基于FPGA系统设计功能培训.ppt (3)Altium Designer原理图和PCB设计.ppt